1.引言

    隨著電子技術(shù)的發(fā)展，復(fù)雜可編程邏輯器件CPLD（Complex Programmable Logic Device）以其高速、高可靠以及開發(fā)便捷、規(guī)范、能完成任何數(shù)字器件功能的優(yōu)點[1]， 越來越廣泛地應(yīng)用于電子儀器中。

    線纜的安裝質(zhì)量的好壞將直接影響電氣柜的質(zhì)量，因此線纜測試是電氣柜線纜安裝過程中非常重要的環(huán)節(jié)。線纜快速測試技術(shù)是指實時、高效、準(zhǔn)確、同時測試多條線纜的連通性能（通斷、短路、錯接），是目前多數(shù)電氣傳動類企業(yè)所希望使用的技術(shù)[2]。

    本文根據(jù)國內(nèi)外線纜測試技術(shù)的發(fā)展及生產(chǎn)企業(yè)的實際要求，設(shè)計了一種新型便攜式線纜組快速測試系統(tǒng)。該測試系統(tǒng)采用兩塊CPLD 用于接口電路，從而實現(xiàn)多組線纜(內(nèi)有多條導(dǎo)線)同時測試，檢測線纜的通斷、短路和錯接情況，進(jìn)而達(dá)到快速檢測線纜連通性能的目的。

    2.測試系統(tǒng)工作原理

    線纜的連通性是指線纜中任意兩根線之間不得短路、斷路及錯接[3]，是其他線纜特性測試的基礎(chǔ)。電氣柜因型號不同，每組線纜的數(shù)量不同，多者可達(dá)幾十條，少者僅有幾條。為了使測試系統(tǒng)的應(yīng)用具有廣泛性，本文將CPLD引入設(shè)計中，將被測線纜組接于兩塊基于CPLD的接口電路之間。用戶通過鍵盤輸入待檢測線纜組的圖號，然后按開始鍵后CPLD工作，輸入的信號通過被測線纜輸出到另一CPLD進(jìn)行數(shù)據(jù)信息匯總，然后通過SPI（Serial Peripheral Interface）接口模塊將數(shù)據(jù)傳遞給單片機(jī)進(jìn)行處理，單片機(jī)對比接收和發(fā)射的數(shù)據(jù)，從而判斷出線纜組中每條線纜的連接狀況，并將測試結(jié)果通過液晶顯示屏顯示。測試系統(tǒng)原理框圖如圖1所示。

    不同于雙絞線等其他線纜的測量[4-5]，電氣柜線纜組具備兩端測量的條件，因此可以采用施加數(shù)字信號來實現(xiàn)檢測。假設(shè)被測線纜組有n條線纜，施加的測試信號為  ,且

返回信號為，且：

則線纜連通良好的條件為：

    例如，測試第一條線纜時，單片機(jī)輸出給CPLD1#的信號為 ，測試第二條線纜時，輸出給CPLD1#的信號為，以此類推，經(jīng)CPLD２#返回到單片機(jī)的信號y(xn )中“1”的個數(shù)與發(fā)出信號f (xn ) 中“1”的個數(shù)一致且位置對應(yīng)，說明線纜連通性良好；個數(shù)一致但位置不對應(yīng)，則可知線纜錯接；若“1”的個數(shù)多于測試信號中“1”的個數(shù)，說明線纜組中有線纜短路，通過確定返回信號中“1”的位置即可斷定哪幾條線纜之間發(fā)生了短路；若返回信號中沒有“1”，
則說明被測的這條線纜開路。

  

    Fig. 1 The block diagram of test system

     3.CPLD 的設(shè)計

    整個測試系統(tǒng)采用兩塊CPLD（EPM7128），一塊作為信號源（CPLD 1#），另一塊作為信號采集（CPLD ２#）。CPLD 1#的主要工作是接收單片機(jī)發(fā)來的‘Start’和‘CP’命令，并以‘CP’為觸發(fā)信號將‘１’進(jìn)行移位且并行輸出（位數(shù)與被測線數(shù)相等）。其內(nèi)部模塊連接圖如圖2 所示[6-7]。

 

 

    Fig. 2 The connection of internal module in CPLD1# chip

    CPLD２# 的主要工作是將由CPLD １# 輸出的信號經(jīng)過被測線纜進(jìn)行采集，且將并行位數(shù)轉(zhuǎn)換成串行數(shù)據(jù)傳給單片機(jī)進(jìn)行處理，其內(nèi)部模塊連接圖如圖3 所示，其中包括SST_AND 和CPLD_MCU 兩個模塊[6-7]。SST_AND 與門電路的主要作用是：只有CPLD 2# 在工作時單片機(jī)才能向CPLD 1# 中輸出數(shù)據(jù)，這樣保證數(shù)據(jù)的可靠性和正確性；CPLD_MCU 模塊的作用是完成輸入數(shù)據(jù)的并/串轉(zhuǎn)換，將轉(zhuǎn)換好的數(shù)據(jù)通過SPI 接口傳送給單片機(jī)。值得注意的是，實際應(yīng)用時還應(yīng)在CPLD2#的I/O 口上增加下拉電阻，以避免采集信號時出錯。

 

    Fig. 3 The connection of internal module in CPLD2# chip

    4.仿真實驗

    為驗證設(shè)計的接口電路是否能夠?qū)崿F(xiàn)系統(tǒng)要求，本文對兩塊CPLD 進(jìn)行了仿真實驗。CPLD1#的仿真波形如圖4 所示。

 

 

圖4 CPLD1# 仿真波形

Fig. 4 The emulation wave of CPLD1#

 

    由圖4 可知，當(dāng)CPLD1#接收到‘Start’命令后，在‘CP’觸發(fā)信號的作用下，Sign_out 端口依次輸出（00001000）B、（00010000）B、（00100000）B 等信號，實現(xiàn)了將‘１’進(jìn)行移位且并行輸出。

    SST_AND 模塊的仿真波形如圖5 所示，CPLD_MCU 的仿真波形如圖6 所示。

 

 

Fig. 5 The emulation wave of SST_AND module

Fig. 6 The emulation wave of CPLD_MCU modul

    在圖5 中，SS 端的信號來自單片機(jī)，當(dāng)SS 端的信號與CPLD1#的CP_out 端信號皆為高電平時，CPLD2#才可開始采集信號。由圖6 可知，由CPLD1#輸出的8 位并行數(shù)據(jù)（10101101）B 經(jīng)Sign_in 端口進(jìn)入CPLD2# 的 CPLD_MCU 模塊進(jìn)行轉(zhuǎn)換，MISO 端輸出為串行數(shù)據(jù)。

    通過圖 4-圖6 的仿真結(jié)果可知，設(shè)計的CPLD 接口電路能夠?qū)崿F(xiàn)多條線纜的同時測量。本文設(shè)計的CPLD 接口電路最多能同時測量64 條線纜的連通性能（受CPLD芯片I/O 引腳數(shù)量的限制），若要同時測試更多線纜，只需更換CPLD 芯片即可。

    5.總結(jié)

    本文作者創(chuàng)新點：利用CPLD 器件I/O 接口多的優(yōu)點，創(chuàng)新地將CPLD 引入到線纜測試技術(shù)中，實現(xiàn)了多條線纜連通性的同時測量。仿真實驗證明設(shè)計思路正確，方案可行，為高效、準(zhǔn)確地實現(xiàn)電氣柜線纜組的測試提供了新的、有效的途徑。

    參考文獻(xiàn)
    [1] 王玉輝．CPLD技術(shù)在時差法超聲波流量計中的應(yīng)用[J]．微計算機(jī)信息．2005， 21（8）：117～119
    [2] 葉樹青．微電腦在自動測試裝置上的應(yīng)用—D28-1線纜測試儀介紹[J]．通信與計算機(jī)．1990，
    4：1～5
    [3] 杜曉通．智能建筑弱電線纜性能測試儀[J]．電子測量與儀器學(xué)報．2002，16（2）：50～55
    [4] 李忠曉．一種簡易線纜測試儀[J]．有線電視技術(shù)．2003，10（22）：69～70
    [5] 周宏志，王冬青，賈玉蘭．時域回波反射法在雙絞線測試中的應(yīng)用[J]．電信科學(xué)．2004，
    20（6）：73～75
    [6] Mark Zwolinski．Digital System Design with VHDL[M]．    Beijing: Publishing House of Electronics Industry, 2002
    [7] 侯伯亨，顧新．VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計[M]．北京：西安電子科技大學(xué)出版社，2004